Posted in | Nanoelectronics

IMEC Avancerad CMOS Research Program Rapporter Lovande Framsteg inom Skalning Logic, DRAM och icke-flyktigt minne

Published on December 6, 2010 at 5:54 PM

Vid den internationella Electron Devices Meeting i San Francisco IMEC : s avancerade CMOS forskningsprogram rapporter lovande framsteg inom skalning logik, DRAM och icke-flyktigt minne. En ny enhet baserad på icke-kisel kanaler insåg att skala högpresterande logik mot sub-20nm nod. Dessutom utvecklat IMEC låg läckage kondensatorer gör DRAM kan skjutas till 2x nm. Och byta mekanism resistiva RAM för nästa generations flash-minnen (RRAM) har unraveled.

Implantat-fri SiGe-kanaler för att skala logik kretsar mot sub-20nm nod

Ytterligare skalning av CMOS mot sub-20nm nod kräver större rörlighet kanaler och nya strukturer anordning för att öka transistor prestanda. IMEC utvecklat ett nytt implantat utan SiGe (kisel germanium) quantum well PFET enhet med en hög rörlighet SiGe-kanal med upp SiGe källan / avlopp med bulk-Si substrat. Denna hög elektron mobilitet transistor med en EOT (effektiv oxid tjocklek) 0,85 uppnår en 50% högre mättnad drivström jämfört med Si-kontrollerade pFETs. Enheten Konceptet är kompatibel med ytterligare påfrestningar boosters banar väg för djupt submicron skalning uppnå hög prestanda.

Låg-läckage MIM (metall isolator metall) kondensatorer gör 2x DRAM nm

IMEC rapporter som världen först en fungerande väg att skala DRAM till 2x nod med hjälp av nya stack teknik. Att skala DRAM till 2x nm, lågt läckage vid en EOT av 0.4nm och mindre krävs, deponeras hos ytterst konform Atomic Layer Deposition (ALD) processer för kompatibilitet med stora strukturer bildförhållande. Hittills har detta markerats med rött som "manufacturable lösningar inte känd" av den internationella färdplanen för halvledare (ITRS). IMEC idag rapporter rekordlåga-läckage MIM kondensatorer, JG på 10-6 A/cm2 på 0.4nm EOT, vilket gör att skala DRAM till 2x nm. Kondensatorerna har skapats med hjälp en roman tenn / RuOx / TiOx / STO / TiN stack tillverkas i en 300mm linje med DRAM-kompatibel processer.

Grundläggande förståelse för växling mekanism RRAM

RRAM är ett lovande alternativ koncept för framtida flash-minne, som anges på den färdplan vara i produktion inom 3 till 4 år. För att förverkliga en RRAM teknik redo för massproduktion, grundläggande förståelse för växling mekanism krävs. Driften av RRAM bygger på den spänning kontrollerade motstånd förändring av en MIM kondensator. Många högar av kombinationer av material behöver en bildar steg för att skapa en liten ledande glödtråd ansluter elektroderna. I tillförlitligheten samhället, detta kallas dielektrikum sammanbrott. RRAM verksamhet bygger alltså på repetitiva öppning och stängning av en dielektrisk fördelning väg. IMEC tillämpade dess tillförlitlighet kunskaper i logik att RRAM, vilket resulterar i grundläggande förståelse för växling mekanism RRAM. Genom att hitta synergier mellan konventionell logik kretsar och RRAM lyckades IMEC vid fastställandet av teorin för att förutsäga högsta tillämpliga Vset och avslöjade att återställningen motsvarar en nypa bort av glödtråden på dess smalaste ställe.

Dessa resultat erhölls i samarbete med IMEC viktigaste partner i dess kärna CMOS-program: Intel, Micron, Panasonic, Samsung, TSMC, Sony, Fujitsu, Infineon, Qualcomm, ST Microelectronic och Amkor.

Last Update: 5. October 2011 14:35

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit