Posted in | Nanoelectronics

케이던스 발표 새로운 32, 28 나노미터 실리콘 구현 참조 흐름

Published on January 18, 2011 at 2:57 AM

케이던스 디자인 시스템즈 (NASDAQ : CDNS), 글로벌 전자 설계 혁신의 선두 주자는 오늘 공통 플랫폼을 대상으로 자격을 갖춘 32/28-nanometer 참조 흐름 ™ 기술을 발표했다.

IBM, GLOBALFOUNDRIES, 그리고 삼성 전자 - - 케이던스는 ® 공통 플랫폼 얼라이언스의 멤버와의 긴밀한 협력 저전력 하이 - K 메탈 게이트 (HKMG) 프로세스 고급 노드 GDSII signoff하는 RTL 합성에서 포괄적인 흐름을 개발 기술.

공통 플랫폼 동맹이 새로운 실리콘 구현 참조 흐름이 만남 RTL 컴파일러를 포함한 케이던스 엔드 - 투 - 엔드 만남 ® 흐름, 주변에 구축되어 시험을 만남, 등각, 만남 디지털 구현 시스템, 리소 체육 분석기, QRC 추출기를 만남 만남 타이밍 시스템, 그리고 만남 전력 시스템. 이것은 32/28-nanometer의 ARM ® 저전력 물리 라이브러리를 사용하여 확인하고, 일반 전원 포맷 (CPF)를 사용 케이던스 저전력 솔루션 설계 과정 전반에 걸쳐 전력 의도를 유지하기 위해 직원을 고용했습니다.

"우리는 32/28-nanometer 기술 차별화된 제품을 만드는 우리의 상호 고객을 수 있도록 최적의 디자인 흐름을 추구하기 위해 케이던스과의 긴밀한 협력을,"게리 패튼, 부사장, IBM 반도체 연구 개발 센터는 공통 플랫폼을 대신했다 제휴. "공통 플랫폼 32/28-nanometer 높은 - K 메탈 게이트 기술을 타겟으로 완벽하게 최적화된 엔드 - 투 - 엔드 설계 흐름 케이던스의 실리콘 구현 제공은 고객의 성공을 위해 상호 노력을 표시합니다."

흐름 주요 파운드리 - 유효 육체적으로 인식 합성, 대규모 신속한 설계 탐사 및 물리적 프로토 타입, 고급 타이밍 및 신호 무결성 동시 최적화 다중 모드 및 다중 코너 분석 및 최적화를 통해, 상황 인식 배치를 포함하여 기술, 고급 OCV를 포함 인식 클럭 트리 합성, 석판으로 인식 라우팅, 타이밍 및 전력 위해 디자인의 signoff 분석. 또한, 생산 동시 설계 (디자인에서 DFM) 기술은 32 나노미터에서 28 제조를 위해 요구에 사용할 수 있습니다. 케이던스 실리콘 구현 참조 흐름은 완전히 모든 계산에 최선 품질 상당한 전력 절감을 제공하는 최적화된, 그리고 공통 플랫폼 얼라이언스 28분의 32 나노미터 프로세스를 타겟으로하는 혁신적인 전자 디자인 타임 투 마켓의 이점을 제공합니다.

최근 발표된 실리콘 실현 흐름은 EDA360 비전을 지원하는 최신 케이던스 제공되는, 여러 가지를 조합 해 보면, 오늘날의 복잡한 설계의 문제를 해결하기 위해 업계 협력 호출합니다.

"공통 플랫폼 파트너와의 긴밀한 협력은 디자인 컨버전스에 더 나은 예측, 실리콘의 우수한 품질과 높은 설계 생산성을 달성하고자하는 고급 디자이너 도움으로 함께 실리콘 검증된 툴, 엔드 - 투 - 엔드의 흐름과 방법을 제공합니다,"라고 치 핑 수의, 수석 부사장, 연구 및 개발, 케이던스의 실리콘 구현 그룹. "케이던스와 고급 노드에서 공통 플랫폼 동맹 사이의 긴밀한 협력은 실리콘 실현을위한 저전력 설계 솔루션은 설계자에게 실리콘 성공에 빠른 트랙을 제공합니다."

32/28-nanometer 기술 및 기타 고급 혁신을위한 솔루션은 산타 클라라 컨벤션 센터에서 2011년 1월 18일에있는 공통 플랫폼 기술 포럼에 표시됩니다.

출처 : http://www.cadence.com/

Last Update: 3. October 2011 21:25

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit