Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
Posted in | Lab on a Chip

El Semiconductor de Fujitsu Adopta las Tecnologías de la Cadencia DFM para los Diseños Complejos de ASIC

Published on September 21, 2011 at 5:52 AM

Por Cameron Chai

El Semiconductor de Fujitsu ha estandardizado tecnologías (DFM) de la diseño-para-fabricación de los Sistemas de Diseño de la Cadencia para sus 28 nanómetro ASIC y las señales encontradas (SoC) de la sistema-en-viruta diseñan.

El despliegue de la tecnología del “en-diseño” de la Cadencia ayudaría a Fujitsu en asegurar previsibilidad, el alto rendimiento y un camino más rápido para que sus nuevas virutas logren la Realización del Silicio. Las virutas de la nueva generación serían un componente de la base de los productos electrónicos sofisticados del consumidor de Fujitsu.

La Cadencia digital y los flujos analogicos diseñados para la Realización del Silicio proporcionan a tecnología del en-diseño de DFM en el Encuentro digital y los flujos de la aduana/del análogo del Virtuoso.

Director del Departamento del Revelado de la Plataforma de la Tecnología y del Diseño del Sistema LSI del Semiconductor de Fujitsu, Hiroshi Ikeda, declarado que las tecnologías de la Cadencia DFM habían sido seleccionadas después de una evaluación extensa de diversos vendedores. La tecnología de DFM ayudaría a manejar la complejidad de sus 28 efectos del nanómetro, con un de alta calidad del silicio y de tiempos de apartadero más rápidos, él dijo. La integración en Encuentro y Virtuoso de la Cadencia que los flujos permitirían la adopción directa, él agregó.

El Semiconductor de Fujitsu para su optimización de la variabilidad del en-diseño y fin de conexión físico para el SoC y los diseños de ASIC han elegido al Calculador de la Cadencia de Litho Del CMP Eléctrico del Analizador, de la Cadencia y el Analizador Físico de Litho de la Cadencia. El Analizador Eléctrico de Litho puede ayudar a determinar y a optimizar las bibliotecas para la variabilidad del efecto que es plan-relacionada. El Calculador del CMP de la Cadencia tiene la capacidad que detectar con las simulaciones extensas, las variaciones de la topografía en los procesos de fabricación. El Analizador Físico de Litho de la Cadencia activa convergencia rápida del silicio leveraging los algoritmos fundacionales para proporcionar a capacidad de conversión a escala cercano-lineal. Estas tecnologías de la Cadencia activarían el Semiconductor de Fujitsu se aseguran de que su diseño satisface la métrica requerida del funcionamiento.

Fuente: http://www.cadence.com/

Last Update: 12. January 2012 12:50

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit