Site Sponsors
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Lab on a Chip

富士通半导体采用Cadence的DFM技术复杂的ASIC设计

Published on September 21, 2011 at 5:52 AM

由Cameron湾仔

富士通半导体拥有标准化的设计,制造性设计(DFM)技术,Cadence设计系统,其28纳米的ASIC和片上系统(SOC)混合信号设计。

Cadence的“设计”的技术的部署将有助于富士通在确保可预测性,产量高,硅实现其新的芯片,以达到更快的路径。新一代芯片将成为富士通先进的消费电子产品的核心组件。

Cadence的硅实现数字和模拟设计流量提供设计技术,在遇到数字和Virtuoso定制/模拟流动DFM。

富士通半导体系统LSI技术和设计平台开发部主任,池田浩指出,Cadence的DFM技术已被选定后,各厂商的广泛评估。在DFM技术将帮助管理其28纳米效应的复杂性,高品质的硅和更快的周转时间,他说。他补充说,到Cadence的Encounter和炫技流的集成将允许简单的通过。

已经选择Cadence的岩性电分析仪,Cadence的中医预测和Cadence光刻物理分析器是由富士通半导体公司,其设计可变性SoC和ASIC设计的优化和物理签收。岩性机电仪可以帮助识别和优化效果变性布局依赖库。 Cadence的CMP预测的能力,通过广泛的模拟,在制造过程中的地形变化检测。该Cadence光刻物理分析器能够利用提供接近线性的可扩展性的基础算法快速硅衔接。这些Cadence的技术将使富士通半导体确保其设计满足所需的性能指标。

来源: http://www.cadence.com/

Last Update: 10. October 2011 02:34

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit