Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
  • Strem Chemicals - Nanomaterials for R&D
Posted in | Nanoelectronics

El Estudio Demuestra Ventajas de la Tecnología de FD-SOI para 20 y 28 Nodos De Proceso del nanómetro

Published on December 13, 2011 at 1:38 AM

Por Cameron Chai

Según una investigación de la junta realizada por GLOBALFOUNDRIES, ARMA. IBM, STMicroelectronics y otras empresas importantes de los semiconductores para producir 28 virutas del nanómetro usando proceso completo agotado del silicio-en-aislador (FD-SOI), los dispositivos de semiconductor planares empleados los substratos de FD-SOI son capaces de entregar ventajas importantes del funcionamiento y de la potencia cuando está comparado a los dispositivos del CMOS fabricados en los substratos del bulto-silicio.

Las conclusión también confirmaron que el funcionamiento de los dispositivos de FD-SOI es capaz de corresponder con el funcionamiento confiado por los dispositivos de FinFET de 20 y 28 nodos de la tecnología de proceso del nanómetro en el más temprano. En la demostración de simulaciones silicio-calibradas de los circuitos complejos que comprendían controladores aéreos de la memoria DDR3 y memorias de la ARMA en el nodo de 28 nanómetro, la tecnología de FD-SOI entregó rendimiento superior sobre tecnología a granel del CMOS incluso durante bajar de la fuente de alimentación.

La tecnología de FD-SOI entrega el rendimiento óptimo equivalente al de tecnologías de fines generales permeables, en una potencia del fuga y potencia dinámica menos que eso se puede lograr por tecnologías de baja potencia. Rutas críticas las 28 del circuito del nanómetro FD-SOI en 0,6 V eran dos dobleces más rápidamente que el de la tecnología de baja potencia y el 50% más rápidos que la de la tecnología de fines generales.

La tecnología de FD-SOI consume el 40% menos potencia utilizando una fuente de un alimentación más inferior para lograr la frecuencia igual de la meta. Permite la operación de todos los diseños de dispositivos digitales tales como SRAMS en una fuente de un alimentación más inferior. La tecnología también confirmó estas ventajas en las 20 simulaciones del nodo del nanómetro.

En la potencia total constante y basado en esfuerzos de la optimización de diseño, el rendimiento óptimo de la tecnología de FD-SOI era el 12% al 30% más altos que el de la tecnología a granel diseñada especialmente para la sistema-en-viruta (SOC). Consumió el 22% al 40% menos potencia en la frecuencia operatoria óptima constante y su funcionamiento de baja potencia fue aumentado en el 65%. El Director Ejecutivo de SOI del Consorcio de la Industria, Horacio Méndez declaró que el FD-SOI también entrega riesgo mínimo de la producción cuando está comparado a FinFET debido a su capacidad contener diseños planares.

Fuente: http://www.soiconsortium.org

Last Update: 12. January 2012 14:05

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit