Posted in | Nanoelectronics

SEMATECHは、ウェーハ間のボンディングアライメントの進行をレポート

Published on June 11, 2010 at 1:54 AM

ナノスケール科学工学の(CNSE)アルバニーナノテクコンプレックスの大学で基づいて、SEMATECHの3Dインターコネクトのプログラムからの研究者がツールやプロセス硬化の改善の一連のウェーハ間のボンディングアライメント精度の進展を報告している。

それと同時に、SEMATECHのチームは、ボンディングツールの開発を補完する独自の3D計測と故障解析技術を探求してきた。これらの結果は、統合されたボンディングツールのプラットフォーム用に量産準備のギャップをブリッジングおよび3D統合技術の採用を加速する計測技術の開発に向けた重要なステップです。 SEMATECHは、バーリンゲーム、カリフォルニア州の6月9日(水曜日)、2010 IEEE国際インターコネクト技術会議(IITC)で結果を発表。

ウェーハ間(WTW)アライメントとボンディングは、スタッキングを介してウエハの3D相互接続するための鍵となるプロセスの手順です。国際半導体技術ロードマップ(ITRS)高密度のためのロードマップ、中間レベル、WTWのボンディング、スルーシリコンビアは、2012年以降1.5ìm〜0.8の直径を経由して指定します。 0.5〜1.0ìmのポストボンドの重ね合わせ精度は、こ​​れらのデバイスのために必要です。

SEMATECHの3Dインターコネクトの研究者が使用して、結合の均一性と接合強度を犠牲にすることなく、銅から銅(Cu - Cu)を熱圧着債とシリコンからシリコンと酸化物から酸化物の融合債のさまざまなサブミクロンのアライメント精度を実証している統合された300ミリメートルWTW前処理、整列、およびボンディングツール。また、プロセス制御を強化するために、ボンディングインタフェースの欠陥とオーバレイ計測上の関連する計測技術の開発が報告された。 SEMATECHの最新の成果は、ITRSで説明したようにWTWボンディングのロードマップを満たすの実現可能性の兆候を期待されている。

"共同研究を通じて、私たちの目標は、3次元実装に新しいアプローチを開発し、特徴付けるためである、"シタラムArkalgud、SEMATECHの3Dインターコネクトプログラムのディレクター言った。 "処理コストに直接影響を与えるこれらの最先端の結果は、、SEMATECHのリーダーシップと低コストの3次元ICの統合の道を切り開く革新的な手法を示します。"

より小さく、より機能的で低消費電力チップの需要と、3Dアーキテクチャは、最先端の民生用機器の要件を満たすための主要な解決策として浮上している。 SEMATECHの3Dプログラムは、大量のシリコン貫通ビア(TSV)の製造のために堅牢な300mmの装置とプロセス技術のソリューションを提供するCNSEのアルバニーナノテク複合で設立されました。メモリおよびCMOSメーカーに製造可能と手頃な価格の技術などの3Dの可能性を実現する上で進展を加速するため、プログラムのエンジニアには含めて、初期の開発の挑戦に世界中から半導体メーカー、装置および材料サプライヤー、およびアセンブリとパッケージングのサービ​​ス会社と共同で取り組んできたコストのモデリング、技術オプションの狭小化、および技術の開発とベンチマーク。

ソース: http://www.sematech.org/~~V

Last Update: 9. October 2011 13:06

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit