Posted in | Nanoelectronics

SEMATECH Reports avanços técnicos para Semiconductor Technologies

Published on June 25, 2010 at 2:10 AM

Engenheiros SEMATECH informou sobre materiais e estruturas dispositivo que irá definir CMOS próxima geração e não CMOS tecnologias na Simpósios 2010 em VLSI Technology e Circuitos, 15-18 junho, no Hilton Hawaiian Village, em Honolulu, Havaí.

Pesquisadores da SEMATECH estão se concentrando em técnicas para simultaneamente melhorar o desempenho e reduzindo o consumo de energia para permitir a extensão da lógica CMOS e tecnologias de memória. SEMATECH papéis em VLSI, selecionados a partir de centenas de submissões, delineou novos materiais, processos e conceitos, e descreveu a forma como as tecnologias de semicondutores atual pode se beneficiar de recursos para melhorar o desempenho para as necessidades de dimensionamento futuro.

"Identificar os processos ideais, materiais e estruturas dispositivo, e como eles funcionam, quando combinados como um módulo, é de fundamental importância na promoção de escala CMOS convencional para seus limites e abrindo o caminho para além das emergentes tecnologias CMOS", disse Raj Jammy, SEMATECH vice-presidente de materiais e tecnologias emergentes. "A pesquisa que foi apresentada no simpósio VLSI demonstra a liderança SEMATECH e pensamento inovador como nós ajudar a indústria desenvolver as futuras gerações de baixa potência, dispositivos de alta desempenho IC que são manufacturable e acessível."

Tecnólogos SEMATECH front-end processo relatou os avanços seguintes características técnicas:

  • Investigando FinFETs contato de baixa resistência com substratos SOI como uma estrutura de dispositivo promissor para 22 nm e além: SEMATECH relatou um método para reduzir a resistência parasitária, uma questão-chave que afetam o desempenho FinFET. Enquanto futuro geometrias fin estreita reduzir a área disponível para o fluxo de corrente através da interface silício / siliceto, reduzindo a altura da barreira de interface em uma maneira simples e manufacturable pode realizar melhorias significativas de desempenho.
  • Explorar exaustivamente orientação e força para permitir uma combinação que fornece simultaneamente NMOS forte e PMOS: SEMATECH demonstrou uma alta mobilidade SiGe (110) de canal CMOS com o desempenho-impulsionar técnicas. SEMATECH avanços trabalho de alta mobilidade canal de tecnologia CMOS com integração monolítica em um único SiGe (110) <110> orientação canal.
  • Melhorias significativas no túnel de transistores FET: Em um projeto financiado pela DARPA e em colaboração com o Prof Chenming Hu, da Universidade da Califórnia, Berkeley, pesquisadores SEMATECH têm reforçado esta nova classe de dispositivos que visam diminuir a dissipação de energia em dispositivos semicondutores. Transistores de tunelamento pode ser a resposta para superar as restrições impostas pela dissipação de energia em escala CMOS convencional. SEMATECH relatou um breakthrough-46mV/dec indústria de sub-threshold swing-um importante primeiro passo na realização de transistores de tunelamento.

Em uma série de curta duração intitulado "Lógica e tecnologias emergentes de memória para VLSI Implementação", Sitaram Arkalgud, diretor do programa SEMATECH interconexão 3D, e Prashant Majhi, gerente de programa do esforço de dimensionamento CMOS, apresentado em 3D interconexões e alta mobilidade não-silício canais. Especificamente, Arkalgud desenvolvimento do processo discutido, a integração do módulo, e as perspectivas de fabricação global para via-média através de silício vias (TSVs), um processo de front-end que permite que o comprimento de interconexão de ser encurtado, assim como a largura de banda entre os chips empilhados para ser aumentada, resultando em menor potência, maior desempenho e densidade dispositivo aumentado. Dr. Majhi descreveu a necessidade crítica de alta mobilidade não-Si canais para melhorar o desempenho e reduzir a dissipação de energia em futuros dispositivos CMOS. Além disso, ele destacou os resultados avanço da pesquisa SEMATECH FEP equipe, que está liderando um esforço em várias frentes para demonstrar a viabilidade de integrar a alta mobilidade materiais III-V canal em uma plataforma de silício e desenvolvimento da infra-estrutura necessária por parte da indústria para implementar tais dispositivos em nós futuro.

Em conjunto com VLSI, SEMATECH e IMEC co-anfitriã de um seminário para convidados, intitulado "Canais de alta mobilidade" em 17 de junho. Em uma série de apresentações e painéis de discussão, a oficina apresentou especialistas da indústria e da academia debatendo os desafios e oportunidades a partir do dispositivo, o processo, ferramentaria e metrologia perspectivas relacionadas com a fabricação em grande escala III-V em silício em um ambiente CMOS. Majhi compartilhada destaques dos esforços SEMATECH e seu sucesso no desenvolvimento de um veículo de teste completamente funcionais em um fluxo de 200 mm. Vários outros especialistas da indústria e pesquisadores do corpo docente líder apresentou os resultados de seu trabalho. O painel de especialistas e concluiu que a audiência III-V em Si é um próximo passo na evolução de Si CMOS e talvez seja necessário para manter desligado em chips de geração futura.

Simpósio sobre Circuitos VLSI Technology e é um dos muitos fóruns da indústria SEMATECH usa para colaborar com cientistas e engenheiros de corporações, universidades e outras instituições de pesquisa que são fundamentais para os esforços ambiciosos SEMATECH pesquisa. É patrocinado pelo IEEE Electron Devices Society e Solid-State Circuits Society e da Sociedade Japonesa de Física Aplicada, em colaboração com o Instituto de Eletrônica, da Informação e Comunicação Engenheiros.

Fonte: http://www.sematech.org/

Last Update: 3. October 2011 20:44

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit