Site Sponsors
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Strem Chemicals - Nanomaterials for R&D
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

SEMATECH Ulat Technical Advances para sa semiconductor Technologies

Published on June 25, 2010 at 2:10 AM

SEMATECH inhinyero ay iniulat sa mga materyales at kaayusan ng aparato na tukuyin ang mga susunod na henerasyon CMOS at non-CMOS teknolohiya sa 2010 Symposia sa VLSI Teknolohiya at Circuits, Hunyo 15-18, sa Hilton Hawaiian Village sa Honolulu, Hawaii.

Mananaliksik sa SEMATECH ay tumututok sa mga pamamaraan para sa sabay-sabay enhancing ang pagganap at ang pagbabawas ng kapangyarihan consumption upang paganahin ang extension ng CMOS lohika at mga teknolohiya sa memory. SEMATECH papeles sa VLSI, pinili mula sa mga daan-daan ng mga submissions, nakabalangkas bagong mga materyales, mga proseso at mga konsepto, at inilarawan ang paraan ng mga kasalukuyang teknolohiya semiconductor ay maaaring makinabang mula sa pagganap-enhancing tampok para sa mga pangangailangan sa hinaharap ng scaling.

"Pagkilala sa mga pinakamabuting kalagayan proseso, materyales, at mga istraktura ng aparato, at kung paano sila function na kapag pinagsama bilang isang module, ay ng mga kritikal na kahalagahan sa panunulak ng maginoo CMOS scaling sa mga limitasyon nito at kalye ang paraan para sa mga umuusbong na lampas sa CMOS teknolohiya," sabi ni Raj Jammy, SEMATECH vice president ng mga materyales at mga umuusbong na teknolohiya. "Ang pananaliksik na iniharap sa panayam sa VLSI nagpapakita SEMATECH ng pamumuno at makabagong pag-iisip bilang tulong namin industriya ng bumuo ng mga hinaharap na mga henerasyon ng mga mababang kapangyarihan, mataas na pagganap ng IC na aparato na parehong manufacturable at abot-kayang."

SEMATECH harap-end na proseso technologists ay iniulat ang mga sumusunod na mga teknikal na advances:

  • Sinisiyasat mababa FinFETs na makipag-ugnay sa paglaban sa SOI substrates ng isang promising na istraktura ng aparato para sa 22 nm at lampas: SEMATECH iniulat sa isang paraan upang bawasan maninipsip paglaban, isang mahalagang isyu na nakakaapekto sa FinFET pagganap. Habang hinaharap makitid geometries palikpik bawasan ang lugar na magagamit para sa kasalukuyang daloy sa pamamagitan ng silikon / silicide interface, ang pagbabawas ng barrier sa taas ng interface sa isang simple at manufacturable na paraan ay maaaring nauunawaan ng mga makabuluhang pagpapabuti ng pagganap.
  • Lubusan pagsisiyasat ng orientation at pilay upang paganahin ang isang kumbinasyon na sabay-sabay na nagbibigay ng mga strong NMOS at PMOS: SEMATECH ipinapakita ang isang mataas na kadaliang mapakilos SiGe (110) channel CMOS sa pagganap-boosting ng mga pamamaraan. SEMATECH trabaho advances mataas na kadaliang mapakilos channel CMOS teknolohiya sa monolitik integration sa isang solong SiGe (110) <110> channel orientation.
  • Makabuluhang pagpapabuti sa tunnel-FET transistors: Sa isang proyekto na pinondohan sa pamamagitan ng DARPA at sa pakikipagtulungan sa Prof. Chenming Hu ng University of California, Berkeley, ang mga mananaliksik ng SEMATECH pinahusay na ang bagong klase ng mga aparato naglalayong sa pagbaba ng kapangyarihan pagwawaldas sa mga aparato ng semiconductor. Tunneling transistors ay maaaring ang kasagutan sa pagtagumpayan ang mga hadlang posed sa pamamagitan ng kapangyarihan pagwawaldas sa maginoo CMOS scaling. SEMATECH iniulat ng isang industriya breakthrough-46mV/dec ng mga sub-threshold ugoy-isang mahalagang unang hakbang sa realizing tunneling transistors.

Sa isang maikling serye kurso karapatan, "umuusbong na lohika at Memory Technologies para sa VLSI Pagpapatupad," Sitaram Arkalgud, director ng 3D magkabit SEMATECH ng programa, at Prashant Majhi, program manager ng ang pagsisikap CMOS scaling, ipinakita sa 3D interconnects at mataas na kadaliang mapakilos non-silikon channels. Partikular, Arkalgud ng tinalakay proseso ng pagbuo, pagsasama ng module, at ang pangkalahatang pananaw manufacturability para sa sa pamamagitan ng kalagitnaan ng sa pamamagitan ng silikon vias (TSVs), isang harap-end na proseso na nagpapahintulot sa ang haba ng magkabit sa pinaikling pati na rin ang bandwidth sa pagitan ng isinalansan chips sa ay nadagdagan, na nagreresulta sa mas mababa kapangyarihan, mas mataas na pagganap, at nadagdagan na aparato density. Dr Majhi ay inilarawan ng mga kritikal na pangangailangan para sa mataas na kadaliang mapakilos non-Si channels upang mapahusay ang pagganap at mabawasan ang kapangyarihan paglilibang sa hinaharap na mga aparato ng CMOS. Bukod dito, siya nakabalangkas resulta pambihirang tagumpay mula sa SEMATECH ng koponan FEP pananaliksik, na kung saan ay humahantong isang multi-patusok pagsisikap upang ipakita ang pagiging posible ng pagsasama ng mataas na kadaliang mapakilos III-V materyales channel sa isang platform silikon at pagbuo ng imprastraktura kailangan ng industriya upang ipatupad tulad aparato sa hinaharap nodes.

Sa kaugnay sa VLSI, SEMATECH at IMEC kapwa naka-host sa isang pang-anyaya pagawaan na may karapatan na "High Mobility Channel" sa Hunyo 17. Sa isang serye ng mga pagtatanghal at mga talakayan sa panel, ang pagawaan ay itinampok na mga eksperto mula sa industriya at academia debating ang mga hamon at pagkakataon-mula sa aparato, proseso, pagkamakina, at metrolohiya pananaw na may kaugnayan sa malakihan III-V manufacturing sa silikon sa isang kapaligiran ng CMOS. Majhi nagbahagi ng mga highlight ng SEMATECH pagsisikap at ang tagumpay nito sa pagbuo ng isang fully functional na sasakyan pagsubok sa isang 200 mm ng daloy. Ilang iba pang mga industriya eksperto at nangungunang faculty mananaliksik iniharap ang mga resulta ng kanilang trabaho. Ang panel ng mga eksperto at madla ay concluded na ang III-V sa Si ay isang susunod na hakbang sa paglaki ng Si CMOS at marahil ay kinakailangan para mapanatili ang kapangyarihan sa hinaharap na mga chips ng henerasyon.

Ang panayam sa VLSI Teknolohiya at Circuits ay isa sa maraming mga industriya forum SEMATECH gumagamit upang makipagtulungan sa mga siyentipiko at inhinyero mula sa mga korporasyon, unibersidad, at iba pang mga institusyon ng pananaliksik na key sa SEMATECH mapaglunggati pananaliksik endeavors. Ito ay sponsored sa pamamagitan ng IEEE elektron Aparatong Society at Solid-Estado Circuits Society at Japan Society of Applied Physics, sa pakikipagtulungan sa Institute of Electronics, mga inhinyero ng Impormasyon at Communication.

Source: http://www.sematech.org/

Last Update: 9. October 2011 08:14

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit