Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD
Posted in | Nanoelectronics

Des chercheurs internationaux discutent de stratégies de 16 nm et au-delà Process Technologies

Published on October 14, 2010 at 5:32 AM

Les participants à la 7e conférence annuelle des dernières Symposium international sur la technologie avancée empilement de grille ont discuté des stratégies pour mettre en œuvre la logique et les technologies avancées de mémoire pour le nœud 16 nm sous-delà de technologies de processus.

Le symposium, organisé par SEMATECH, a attiré plus de 100 chercheurs internationaux de l'industrie et du milieu universitaire qui ont partagé les récentes découvertes et décrites de nouvelles stratégies empilement de grille pour la nouvelle génération de technologie 16 nm et au-delà.

«Nous sommes très heureux de la participation mondiale à la conférence, et avec le résultat - dans l'exploration de solutions pour les piles pour les appareils fonctionnels avenir", a déclaré Paul Kirsch, directeur SEMATECH des processus frontaux. "Le succès du colloque peut être attribuée à l'ampleur et la profondeur de ses participants et de leurs résultats de recherche. SEMATECH continuera à travailler en collaboration avec l'industrie sur des questions fondamentales sur l'extension de la logique CMOS et des technologies de mémoire. "

Les technologies couvertes sont les piles pour la porte high-k/metal silicium (Si), silicium-germanium (SiGe), III-V MOSFET hautes performances, métal / high-k / piles de métal pour mémoire à changement de la résistance, la mémoire flash, et la mémoire à changement de phase .

Les principales observations suivantes:

  • Des progrès sont réalisés sur le Ge et III-V alternatifs matériau du canal, mais il a été généralement reconnu parmi les participants au symposium que cette zone nécessitera plus d'efforts et davantage de ressources pour démontrer des solutions manufacturable.
  • Divers présentateurs a abordé les défis empilement fonctionnel de la logique et la mémoire centrée sur porte en métal high-k pour Si, SiGe ainsi que des préoccupations plus III-V MOSFET haute performance.
  • Consensus des participants est bien qu'il existe de nombreux obstacles à surmonter, empilage vertical semble la voie la plus prometteuse pour l'extension continue.
  • Afin de compenser le ralentissement de l'échelle et d'assurer l'uniformité et la fiabilité d'adresse, les nouveaux matériaux, plus innovants et les mécanismes de commutation de mémoires non volatiles doivent être étudiés plus loin.

D'autres résultats divulgués lors du Symposium:

  • Conférenciers principaux, à partir de la technologie Intel et Manufacturing Group et Macronix fourni un aperçu complet des options d'échelle transistor delà du nœud 15 nm et les défis de mémoires non-volatiles à grille flottante dont des dispositifs planaires et non-planaire.
  • High-k / questions métalliques processus de la porte ont été discutés par Sony, Toshiba, IBM et GLOBALFOUNDRIES, soulignant les problèmes avec l'échelle de la pile.
  • Andrew Kummel de l'Université de Californie, San Diego discuté de la théorie de la fonctionnelle de densité (DFT) simulations suggérant des voies concrètes pour améliorer la qualité des oxydes high-k sur les deux Ge et III-V interfaces.
  • Dans le domaine du développement de la mémoire émergents, mémoire à changement de résistance est considéré comme l'un des candidats les plus prometteurs pour la prochaine génération de mémoire. Divers matériaux, des dispositifs de sélection et d'architectures ont été présentés. Architectures barre transversale ont été discutés pour la mémoire future.
  • Les progrès impressionnants sur le transfert de spin (STTRAM) a été examiné par Grandis, Everspin et l'Université de Virginie.
  • Plusieurs présentations ont exploré de nouveaux matériaux ou de remplacement et les architectures de dispositifs CMOS au delà de 2020, y compris les dispositifs spin de l'électron, le graphène, et les transistors nanofil. Prof Kang Wang de l'Université de Californie à Los Angeles rapporté injection de spin efficace dans Ge a été réalisé en utilisant l'oxyde de magnésium (MgO) et est optimisé pour un couple de transfert de spin.

Le Symposium international sur la technologie avancée empilement de grille fait partie de la série de connaissances SEMATECH, un ensemble de publics, des rencontres axées sur une seule industrie visant à accroître les connaissances mondiales dans les domaines clés des semi-conducteurs R & D.

Source: http://www.sematech.org/

Last Update: 3. October 2011 11:49

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit