Posted in | Nanoelectronics

Peneliti Internasional Diskusikan Strategi untuk 16 nm dan Beyond Teknologi Proses

Published on October 14, 2010 at 5:32 AM

Peserta ke-7 baru-baru ini Tahunan Simposium Internasional tentang Teknologi Stack dibahas strategi Gerbang Lanjutan untuk mengimplementasikan logika canggih dan teknologi memori untuk node sub-16 nm dan seterusnya teknologi proses.

Simposium yang diselenggarakan oleh SEMATECH, menarik lebih dari 100 peneliti internasional dari industri dan akademisi yang berbagi penemuan terbaru dan diuraikan strategi tumpukan gerbang baru untuk generasi teknologi 16 nm dan seterusnya.

"Kami sangat senang dengan partisipasi global dalam konferensi tersebut, dan dengan hasilnya - dalam eksplorasi solusi untuk tumpukan fungsional untuk perangkat masa depan," kata Paul Kirsch, direktur SEMATECH proses front end. "Keberhasilan Simposium ini dapat dikaitkan dengan luas dan kedalaman peserta dan hasil penelitian mereka. SEMATECH akan terus bekerja sama dengan industri pada isu-isu mendasar pada pengembangan logika CMOS dan teknologi memori. "

Teknologi tertutup itu tumpukan gerbang high-k/metal untuk Silicon (Si), Silicon Germanium (SiGe), III-V MOSFET kinerja tinggi, logam / high-k / tumpukan logam untuk memori resistensi perubahan, memori flash, dan memori fase perubahan .

Pengamatan utama meliputi:

  • Kemajuan sedang dibuat pada Ge dan III-V material alternatif perangkat saluran, meskipun ada pengakuan umum di kalangan peserta Simposium bahwa daerah ini akan membutuhkan usaha lebih dan lebih banyak sumber daya untuk menunjukkan solusi manufacturable.
  • Berbagai presenter membahas tantangan tumpukan fungsional untuk logika dan memori berpusat pada high-k metal gate untuk Si, SiGe serta kekhawatiran III-V MOSFET kinerja tinggi.
  • Konsensus dari para peserta adalah meskipun ada banyak rintangan untuk mengatasi, vertikal menumpuk tampaknya jalur yang paling menjanjikan untuk skala lanjutan.
  • Untuk mengimbangi perlambatan di scaling dan mencapai keseragaman dan keandalan alamat, baru, bahan lebih inovatif dan switching mekanisme non-volatile kenangan perlu diselidiki lebih lanjut.

Temuan lain diungkapkan pada Simposium:

  • Presenter Keynote, dari Intel Teknologi dan Manufaktur Group dan Macronix memberikan gambaran yang komprehensif pilihan skala transistor luar node 15 nm dan tantangan non-volatile kenangan termasuk gerbang mengambang untuk perangkat planar dan non-planar.
  • High-k / isu gerbang proses logam didiskusikan oleh SONY, Toshiba, IBM dan GLOBALFOUNDRIES, menyoroti masalah dengan tumpukan scaling.
  • Andrew Kummel dari University of California, San Diego membahas teori kerapatan-fungsional (DFT) simulasi menunjukkan jalur praktis untuk meningkatkan kualitas high-k oksida pada kedua Ge dan III-V interface.
  • Dalam bidang pengembangan memori muncul, memori resistensi perubahan dianggap sebagai salah satu kandidat yang paling menjanjikan untuk generasi berikutnya memori. Berbagai bahan, alat pemilih dan arsitektur yang dipamerkan. Cross bar arsitektur dibahas untuk memori masa depan.
  • Kemajuan mengesankan di transfer spin Torsi (STTRAM) telah dibahas oleh Grandis, Everspin dan University of Virginia.
  • Beberapa presentasi dieksplorasi atau alternatif bahan baru dan arsitektur di luar perangkat CMOS untuk tahun 2020, termasuk perangkat spin elektron, graphene, dan transistor nanowire. Prof Kang Wang dari University of California di Los Angeles dilaporkan injeksi spin efisien ke Ge direalisasikan dengan menggunakan magnesium oksida (MgO) dan sedang dioptimalkan untuk mentransfer torsi spin.

Simposium Internasional tentang Teknologi Stack Gerbang Lanjutan bagian dari Seri Pengetahuan SEMATECH, satu set publik, fokus tunggal industri pertemuan yang dirancang untuk meningkatkan pengetahuan global dalam bidang-bidang utama semikonduktor R & D.

Sumber: http://www.sematech.org/

Last Update: 4. October 2011 00:31

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit