ST 的 CMOS 28nm 现在充分地耗尽了绝缘体上硅薄膜进程可用为原型

Published on October 19, 2012 at 5:53 AM

STMicroelectronics、 Soitec (Euronext) 和 CMP (电路多 Projets®) 今天宣布 ST 的 CMOS 28nm 充分地耗尽了绝缘体上硅薄膜 (FD-SOI) 进程,使用从 Soitec 的创新硅体,为原型现在是可用的对大学、研究实验室和设计公司通过 CMP 提供的硅经纪服务。 当它临近其第一个商业薄酥饼的完成, ST 发行此加工技术给第三方。

在 ST 的 28nm FD-SOI CMOS 在允许大学和设计固定存取早先 CMOS 生成包括 45nm 的成功的协作的进程编译 CMP 的目录的简介 (在 2008 介绍),在 2006 65nm (介绍),在 2004 90nm (介绍) 在 2003 和 130nm (介绍)。 CMP 的客户机也有对 65nm 和 130nm SOI (绝缘体上硅薄膜) 的存取,以及从 STMicroelectronics 的 130nm SiGe 进程。 例如, 170 所大学和其他公司接受了设计规律和设计工具箱 ST 90nm CMOS 进程的,并且超过 200 家大学和公司接受了设计规律和设计工具箱 ST 65nm 批量项目货签和 SOI CMOS 进程的。

自从 CMP 在 2011年启动提供 ST 28nm CMOS 批量项目货签技术,大约 60 家大学和微电子学公司接受了设计规律,并且设计工具箱和 16 个集成电路 (集成电路) 已经被制造了。

“有巨大兴趣在设计集成电路上使用这些进程,在 2009 当大约 300 个项目被设计在 90nm (逐步淘汰),并且超过 300 已经散装 65nm”, Bernard Courtois, CMP 的主任说。 “另外,超过 60 个项目在 65nm SOI 已经被设计了,并且注意到,许多在欧洲冠上大学是有趣的, USA/Canada,并且亚洲已经利用了在 CMP 和 ST. 之间的协作”

CMP 多项目薄酥饼服务允许组织得到少量 -- 典型地从一些十二个到几千个部件 -- 先进的集成电路。 28nm FD-SOI CMOS 进程的费用固定在 18,000 与至少 1mm2 的 EUR /mm2。

“与第一在已经在生产中 FD-SOI 的技术设计,时间是正确安排技术可用研究团体。 我们的 FD-SOI 制造过程允许现有设计迅速和容易地被端起到重大的功率和性能福利可以认识到的 FD-SOI”,说菲利普角 Magarshack,行政副总裁、设计启动和服务, STMicroelectronics。 “另外,保证大学有对我们的前进技术的存取可能帮助我们吸引最佳的新工程师作为我们的承诺一部分长远地保持技术领先者”。

“我们的与 STMicroelectronics 和 CMP 的合伙企业是 Soitec 的承诺的一个另外的示例对提供被区分的材料解决方法给这个开放的市场,支持先进技术的 FD-SOI 生态系和用户的连续的扩展”,资深副总裁说史蒂夫 Longoria,全世界有战略意义的业务发展的 Soitec 的。 “通过此合伙企业我们将看见在 Soitec 的 FD-SOI 材料基础上的新和创新产品,由于提供大学和其他客户以一个证明的路径为开发的和测试的下一代集成电路”。

来源: http://www.st.com/

Last Update: 19. October 2012 10:50

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit