De Oplossing van de Test van het Geheugen van de Lanceringen van Synopsys voor de Ontwerpen van Soc 20-Nanometer

Published on November 7, 2012 at 4:30 AM

Synopsys, Inc. (Nasdaq: SNPS), kondigden een globale leider software verstrekken, IP en de diensten die die wordt gebruikt om innovatie in spaanders en elektronische systemen te versnellen, vandaag aan een nieuwe versie van zijn Geheugen van de STER DesignWare® System®, geautomatiseerd pre en de test van het post-siliciumgeheugen, kenmerkende en reparatieoplossing zuivert die ontwerpers toelaat om kwaliteit van resultaten te verbeteren (QoR), ontwerptijd, lagere testkosten te verminderen en productieopbrengst te optimaliseren.

De recentste versie, die 20 NM en op finFET-Gebaseerde ontwerpen richten, omvat een nieuwe architectuur toelatend hiërarchische implementatie en bevestiging van de grote ontwerpen die van Soc duizenden ingebed geheugen bevatten, dat de tijd kan verminderen die wordt vereist om tests uit te voeren terwijl ook het verminderen van gebied langs zo zoals veel 30 percenten. Bovendien richt de nieuwe versie efficiënt test en reparatie voor nieuwe geheugentekorten die in 20 NMprocessen en hieronder zoals de fouten van de procesvariatie en weerstand biedende fouten worden gezien.

„Met ingebed geheugen die bijna 50 percent van Soc bezetten, is hebben van een uitvoerige oplossing van de geheugentest met ingebouwde autoverificatie en reparatie kritiek aan het bereiken van optimale opbrengst, terwijl het verminderen van algemene kosten,“ bovengenoemde Eric Esteve, IP Analist in IPNest. De „inleiding van Synopsys van zijn volgende generatie van het Systeem van het Geheugen van de STER DesignWare verbetert beduidend de capaciteit van ontwerpers om specifieke geheugentekorten en mislukkingsmechanismen te ontdekken die in ontwerpen bij 20 nanometers en hieronder.“ overwegend zijn

De nieuwe architectuur in het Systeem van het Geheugen van de STER verstrekt het geavanceerde geheugen richten en programmeerbare geheugenpatronen als achtergrond nodig om geoptimaliseerde testalgoritmen tot stand te brengen om niet alleen statische en dynamische fouten te ontdekken, maar ook procesvariatie en weerstand biedende fouten, die eerder zullen bij technologieknopen van 20 NM voorkomen en hieronder. De nieuwe versie optimaliseert ook de logica van de testgeneratie door slechts de unieke testelementen op te slaan, die significante gebiedsbesparingen verstrekken.

Het Systeem van het Geheugen van de STER staat hiërarchische generatie en controle van de test en de reparatie IP binnen Soc toe terwijl het handhaven van de originele ontwerphiërarchie. Dit kan ontwerp en controletijd versnellen terwijl het toestaan van hergebruik van bestaande ontwerpbeperkingen en configuratiedossiers, die de algemene het ontwerptijd verminderen van Soc. De combinatie deze nieuwe eigenschappen vermindert totaal test en reparatiegebied door maximaal 30 percenten in vergelijking met het vorige generatieproduct, terwijl het toelaten van snellere ontwerpsluiting. Deze mogelijkheden kunnen de tijd ook verminderen die voor silicium brengen-omhoog en tekortanalyse wordt vereist voor opbrengstoptimalisering, toelatend de helling aan volumeproductie om in weken eerder dan maanden voor te komen.

De oplossing staat bij-snelheidstest toe en de reparatie van krachtige bewerkerkernen door a te gebruiken preconfigured testbus, die toegang tot het geheugen binnen de kern op testwijze verleent. Het systeem gebruikt deze bus om geheugen te testen en voegt geheugentest en reparatielogica buiten de IP kern toe om het even welk effect op de prestaties van de bewerkerkern te vermijden. Ontworpen voor gebruik met herstelbaar en onherstelbaar geheugen voor om het even welke gieterij of procesknoop, voorziet het Systeem van het Geheugen van de STER integratie van het Ingebedde Geheugen van Synopsys DesignWare door de timing-kritieke test en reparatielogica binnen het geheugen vaste vorm te geven, verdere het verbeteren prestaties, macht en gebied evenals testkwaliteit.

In combinatie met de uitvoerige portefeuille van Synopsys van op synthese-gebaseerde testoplossingen met inbegrip van de compressie ATPG en DFTMAX™ van TetraMAX®, DesignWare SerDes IP met ingebouwde autoverificatie en het hulpmiddel van Explorer® van de Opbrengst voor opbrengstanalyse, verstrekt het Systeem van het Geheugen van de STER een volledige reeks van de testoplossing om algemene van de testkosten en kwaliteit doelstellingen snel te ontmoeten.

„Voor 20 ontwerpen van nanometerSoc, die zijn de robuust, gebied-efficiënt geheugen uitvoeren test en de reparatie IP kritiek aan het beheren van productieopbrengst,“ bovengenoemde John Koeter, ondervoorzitter van marketing voor IP en systemen in Synopsys. De „recentste versie van het Systeem van het Geheugen van de STER niet alleen verbetert foutendekking en reparatie, maar doet dit terwijl het verminderen van siliciumgebied door bijna derde, toelatend techniekteams om hun 20 nanometerontwerpen aan markt te krijgen sneller met lagere productiekosten.“

Bron: http://www.synopsys.com/

Last Update: 7. November 2012 05:46

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit