Site Sponsors
  • Strem Chemicals - Nanomaterials for R&D
  • Park Systems - Manufacturer of a complete range of AFM solutions
  • Oxford Instruments Nanoanalysis - X-Max Large Area Analytical EDS SDD

3D-TSV de Wafeltjes Vertegenwoordigen Meer dan 6% van de Totale Industrie van de Halfgeleider tegen 2015

Published on July 30, 2008 at 10:57 AM

Het Onderzoek en de Markten hebben aangekondigd de toevoeging van het „3-D TSV rapport - van de Apparatuur + van het Rapport van Materialen 2008“ aan hun het aanbieden Onderling Verbindt.

De Volgende Revolutie voor Industrie van de Verpakking van de Halfgeleider & van de Assemblage van de Kring

De verwerkende industrie van de Halfgeleider vandaag staat meer dan ooit voor de uitdaging om de zogenaamde „meer-dan-Moore“ 3-D integratieroute te onderzoeken om het voortdurende agressieve schrapen van de Wet van historische Moore na te streven. De gehele keten van de de industrielevering van de Halfgeleider is betrokken: van IDMs aan de gieterijen van Fabless en CMOS, van OSATs aan de spelers van de Assemblage van het Substraat en van de Kring eveneens. Wij geloven 3D integratie met TSVs zelfs nog meer huidige consolidatie in CMOS wafeltje gebeuren fabs en verschuiving die naar een fabless gieterijmodel kon versnellen. Aangezien de gehele keten van de de industrielevering betrokken is, plaatsen alle spelers op het ogenblik op de technologie en de evaluatie over welke 3-D technologie de platforms moeten voor hun eigen zaken worden geïnvesteerd en worden ontwikkeld.

De Tijden zijn helder voor verpakkers van allen over de wereld. Een gehele nieuwe infrastructuur moet in het „medio-Eind“ van de de leveringsketen van de halfgeleiderindustrie worden ontwikkeld. De Nieuwe Technologieën, Uitrusting en de Geavanceerde Materialen die de zowel uit de Voorkant als de werelden van het Achterste deel komen worden ontwikkeld en zullen tot een nieuwe heropleving van de halfgeleider verpakking en kringsassemblage industrieën leiden. Onze recentste marktvoorspellingen tonen aan dat de wafeltjes 3D-TSV in miljoenen zullen worden verscheept en zullen hebben het potentieel om zo zoals veel 25% van de geheugenzaken tegen 2015 te beïnvloeden. Als wij geheugen uitsluiten, toont onze analyse aan dat de wafeltjes 3D-TSV meer dan 6% van de totale halfgeleiderindustrie tegen 2015 konden vertegenwoordigen.

Deze nieuwe studie beoogt Door het geven van een beter begrip over de juiste chronologie voor de succesvolle goedkeuring van het Silicium Via (3-D interconnect TSV) technologie over de brede waaier van zijn drijf eind-toepassingen. De twee rapporten kwantificeren verder het potentiële effect van 3-D technologieën op de halfgeleider productiemarkt (op het Apparaat/de Apparatuur/de Materiële niveaus) en evalueren hoe de keten van de de industrielevering waarschijnlijk in de 2009-2015 keer frames zal evolueren.

De Voorbeelden van het belangrijke vinden van deze nieuwe marktonderzoekstudie zijn:

- De Motivatie voor het gaan naar 3-D is vrij duidelijk en niet veel veranderd aangezien de technologie met succes in productie voor het beeldsensoren van MEMS en CMOS reeds is geïntroduceerd: het is allen over het bereiken van kleinere vormfactor met verhoogde pakketdichtheid, om bandbreedte, RF, de prestatiesverbeteringen van de machtsconsumptie te ontmoeten en met verdere kostenvermindering te houden. De Kosten zijn definitief plaatsten om de sterkste motivatie te zijn om 3D technologieën uiteindelijk te ontwikkelen. Bovendien, zien wij verscheidene spelers drijf door betrouwbaarheidsmotivatie: de hogere betrouwbaarheidssystemen kunnen door de verticale integratie van verscheidene lagen worden vervaardigd gebruikend 3-D TSVs in plaats van draad-banden of de tik-Spaander verbindt onderling, gebruikend 3D gestapelde optica van het wafeltjeniveau in plaats van plastic injectie gevormde lensmodules. Van veel 3-D standpunt, schijnt om een sterke het toelaten bestuurder voor de succesvolle introductie van steeds meer geïntegreerde nieuwe systemen te zijn in de ruwe en ruimtemilieu's van de beperkingstoepassing zoals in de Automobiel, Bio, Telecommunicatie en de markten Van De Consument onder anderen.

- Roadmap per toepassing: Wl-CSP CMOS de beeldsensoren zijn op het punt om hun traditionele rand te verlaten onderling verbindt configuratie voor het gaan naar „echte“ architectuur 3D-TSV zodra dit jaar. Vias zal gedeeltelijk of volledig gevuld worden, afhankelijk van via het vullen van benadering die (Koper voor het gedeeltelijke vullen, Poly-Silicon of Wolfram voor volledig gevulde vias) worden ontwikkeld. Bovendien, zien wij duidelijk het aantal die van I/Os zich aan verscheidene honderden uitbreiden van per spaander met een tendens onderling verbindt om de spaanders DSP onder de spaander van de beeldsensor zelf te stapelen. MEMS zal ook voordeel van 3-D nemen om MEMS met zijn ASIC te combineren terwijl de Draadloze Slokjes heterogeene lagen allen samen zullen combineren (voortgebouwd op verschillende lithografieknopen, verschillende materiële substraten zoals Si, GaAs, SiGe…). De markt voor 3-D gestapeld geheugen is dreigend: het wordt hoofdzakelijk gedreven door RAM gebaseerd geheugen eerst ondertussen more and more geheugen van de Flits om in de toekomst binnen MCP wordt geplaatst worden gecombineerd, PoP/nip pakketten, cel-telefoon kaart-groeven en SSDs. De vraag is nu meer over wie zal slagen om het laagste kostenproces eerst te ontwikkelen en het risico van de reusachtige aanvankelijke vereiste infrastructuurinvestering zal nemen. Verder Gaand, moet Logica gebaseerde 3D-SOCs aan start in het jaar 2-3 tijdframe voor verschillende toepassingen plaatsen. Zal dit „ware“ type van integratie 3D-IC bereikt=worden= namelijk door de progressieve scheiding van verscheidene lagen: het 3D Verdelen van ingebedde geheugen, RF, Analogon en lagen I/Os van de spaander van de logicabasis zal op de rendabelste manier worden bereikt door de algemene gebieden van de spaandergrootte te verminderen. Wij zijn vandaag zeker dat 3D-ICs spoedig rendabeler zullen tonen in vergelijking met de traditionele benaderingen van SOC aangezien het zal toelaten om op een rendabele manier de verschillende functies allen vandaag te verdelen geïntegreerd in de matrijzen van groot gebiedsSOC. Voorbij kosten, zullen deze 3-D spaanders bovendien profiteert van de prestatiesverbeteringen aangezien interconnect de lengte zal worden verkort en de repeaters zullen worden verwijderd. Dit zal „vrijwel“ de CMOS industrie verder naar de 32nm knoop in termen van spaandergrootte, kosten en prestaties toestaan gaan.

- Wij geloven dat de verschillende 3-D technologieplatforms moeten worden ontwikkeld aangezien zij verschillende toepassingsbehoeften zullen dienen en aan verschillende spelers in de leveringsketen zullen beantwoorden:

- - 3-D platform van de Inkapseling WLP is vandaag reeds in productie in CMOS beeldsensoren met via door het achtereind van het wafeltje. Het zal aan de versterkermodules van de Macht zich eveneens uitbreiden. Het pakket MEMS is complexer zoals het grootste deel van deze toepassingen een volledig-hermetische holte door het gebruik van vangstoffen en meer gespecialiseerde technologieën plakkend zullen vergen.

- - 3-D platform van de Stapel wordt TSV hoofdzakelijk later ontwikkeld voor gestapelde geheugen en logica 3D-SOCs. Als via-laatste rekenschap geven van een groot gedeelte van de markt, zien wij een duidelijke tendens naar via-eerste configuraties en de kleinere viasgrootte die 15um diameters met 500-2000 naderen verbindt typisch per spaander onderling.

- - 3-D platform van de interposerModule moet reeds in zeer kleine productie voor verscheidene toepassingen MEMS om ASIC & de spaanders MEMS samen in een ware benadering WLP (de silicium interposer handelingen hier in directe vervanging van het organische substraat) combineren. Dit technologieplatform zal waarschijnlijk zich snel in vele de toepassingsruimten van het Slokje uitbreiden. In de meeste gevallen, wordt silicium 3D interposer gebruikt als module „van de metgezelspaander“ voor het 3D geïntegreerde systeem. De Voordelen van dergelijke 3-D siliciuminterposers omvatten opmerkelijke intrinsieke thermische eigenschappen (CTE) van het siliciumpakket/het substraat/de raad en het potentieel aan schaal aan onbeperkte interconnect hoogten. Voorts zij hefboomwerking de mogelijkheid dat onder tijd met het vermogen „moet worden gebouwd“ om passieve apparaten te integreren, holten te vormen of zelfs micro-cooling kanalen voor modules van het kosten de efficiënte thermische beheer te bouwen. Meer over het algemeen, moeten 3-D siliciuminterposers lage kosten zijn en kunnen door de onderaannemers van IDM worden behandeld of worden vervaardigd als de keten van de vertrouwelijkheidswaarde kan worden verzekerd. Wij zien peuter

Last Update: 14. January 2012 23:22

Tell Us What You Think

Do you have a review, update or anything you would like to add to this news story?

Leave your feedback
Submit